Istoricul angajamentelor

Autor SHA1 Permisiunea de a trimite mesaje. Dacă este dezactivată, utilizatorul nu va putea trimite nici un fel de mesaj Data
  Interferon b293825a1a There is code in the register allocator to restrict register allocation to the 2 ani în urmă
  Interferon b0adc3cf0c Added generic WCH32Vx RISC-V processor types using memory size suffixes 2 ani în urmă
  florian c4c943c004 * memory sizes updated 2 ani în urmă
  florian 12a4476088 * more riscv32-freertos-esp32c3 stuff added 2 ani în urmă
  florian 14e0df5b72 + first work for esp32-c3 support 2 ani în urmă
  florian 19ad26afd8 * Riscv32 and Riscv64 on linux: enable safecall support 3 ani în urmă
  florian a16f35dcb1 + support RV32E Extension 3 ani în urmă
  florian def37052f1 + RiscV32: patch by kupferstecher: compiler support of CH32V30*, part of #39777 3 ani în urmă
  florian 27fb9086aa * cleanup: cs_opt_loopunroll is a generic optimization for a long time already 3 ani în urmă
  florian ff3acfb8cd * cleanup of 2.7.0 defines 4 ani în urmă
  Jonas Maebe 592df7fa59 * disable cs_opt_regvar on all platforms when compiled for LLVM (LLVM does 5 ani în urmă
  Jeppe Johansen 2678522db5 - RISC-V: Add controller types for common RV32 MCUs. 5 ani în urmă
  Jeppe Johansen a1a17447ff - Fix bug in 64bit softfloat double negation. 6 ani în urmă
  pierre 828a248287 Systematically include fpcdefs.inc at sart of all units used by compiler 6 ani în urmă
  Jeppe Johansen ceb38833f2 Added RiscV32/64 target, from a cleaned up version of branches/laksen/riscv/trunk. 7 ani în urmă