florian c7290bfb78 * enclose {$define DEBUG_AOPTCPU} in {$ifdef EXTDEBUG} 7 luni în urmă
..
aoptcpu.pas c7290bfb78 * enclose {$define DEBUG_AOPTCPU} in {$ifdef EXTDEBUG} 7 luni în urmă
aoptcpub.pas 9b0ff05ee8 - get rid of MaxOps, it is redundant with max_operands 7 ani în urmă
aoptcpuc.pas ceb38833f2 Added RiscV32/64 target, from a cleaned up version of branches/laksen/riscv/trunk. 7 ani în urmă
aoptcpud.pas ceb38833f2 Added RiscV32/64 target, from a cleaned up version of branches/laksen/riscv/trunk. 7 ani în urmă
cgcpu.pas 831a46eb2f + more sext.b usage 7 luni în urmă
cpuinfo.pas 8e45bb133d + RV64GCB CPU type 7 luni în urmă
cpunode.pas 971d97c179 + RiscV: make use of the fmv.w.x/fmv.d.x instruction to load 0.0 8 luni în urmă
cpupara.pas b7608b045b * RiscV: push_addr_param unified 9 luni în urmă
cpupi.pas 281b3ad276 * fix case completeness and unreachable code warnings in compiler that would 6 ani în urmă
cputarg.pas d1fb44044f * unified RiscV32 and RiscV64 GAS readers 4 ani în urmă
hlcgcpu.pas d4c9e1f260 Replace outdated cgop2string function by tcgsize2str function from cgbase unit to fix EXTDEBUG cycle on powerpc64le-linux 5 ani în urmă
nrv64add.pas 95c2a5a2d7 + RiscV: support ZMMUL extension 8 luni în urmă
nrv64cal.pas ceb38833f2 Added RiscV32/64 target, from a cleaned up version of branches/laksen/riscv/trunk. 7 ani în urmă
nrv64cnv.pas f3b7e3281a * fix int to real for non-register locations 7 ani în urmă
nrv64ld.pas ceb38833f2 Added RiscV32/64 target, from a cleaned up version of branches/laksen/riscv/trunk. 7 ani în urmă
nrv64mat.pas c3110dfaa9 + RiscV: make use of the fneg.* instruction 9 luni în urmă
rrv64con.inc 8d0bdf2f16 + RiscV: vector registers 9 luni în urmă
rrv64dwa.inc 8d0bdf2f16 + RiscV: vector registers 9 luni în urmă
rrv64nor.inc 8d0bdf2f16 + RiscV: vector registers 9 luni în urmă
rrv64num.inc 8d0bdf2f16 + RiscV: vector registers 9 luni în urmă
rrv64rni.inc 8d0bdf2f16 + RiscV: vector registers 9 luni în urmă
rrv64sri.inc 8d0bdf2f16 + RiscV: vector registers 9 luni în urmă
rrv64sta.inc 8d0bdf2f16 + RiscV: vector registers 9 luni în urmă
rrv64std.inc 8d0bdf2f16 + RiscV: vector registers 9 luni în urmă
rrv64sup.inc 8d0bdf2f16 + RiscV: vector registers 9 luni în urmă
symcpu.pas ceb38833f2 Added RiscV32/64 target, from a cleaned up version of branches/laksen/riscv/trunk. 7 ani în urmă
tripletcpu.pas 52147baa04 * correct tripletcpustr, resolves #40301 2 ani în urmă